



2.2 INTEL 8086微处理器（重难点）

- 一、**Intel 8086** 的功能结构（重点）
- 二、**Intel 8086** 的存储器组织及其寻址（难点）
- 三、**Intel 8086**的**I/O**地址空间
- 四、**Intel 8086**的引脚功能（难点）

四、Intel 8086的引脚功能




CPU引脚生成系统总线:**ABUS**、**DBUS**、**CBUS**联接 **ROM**、**RAM**、**I/O**接口形成微型计算机。



四、Intel 8086的引脚功能

8086CPU的**40**条引脚信号可按功能分可分为四类，它们是：


- 地址总线
- 数据总线
- 控制总线
- 其它（时钟与电源）



四、Intel 8086的引脚功能


1、指令周期、总线周期和时钟周期

- 指令周期（**Instruction Cycle**）：执行一条指令所需要的时间称为指令周期，不同指令的指令周期不等长。




四、Intel 8086的引脚功能

- 总线周期（**Bus Cycle**）：**CPU**与外部交换信息总是通过总线进行的，**CPU**的每一个这种信息输入、输出过程需要的时间称为总线周期，每当**CPU**要从存储器或输入输出端口存取一个字节或字就需要一个总线周期。一个指令周期由一个或若干个总线周期组成。
- 例如：
ADD AL,[100H]
ADD [100H],AL



四、Intel 8086的引脚功能

- 时钟周期（**Clock Cycle**）：时钟脉冲的重复周期称为时钟周期，由计算机的主频决定。
- **8086CPU**的总线周期至少由**4**个时钟周期组成，分别以**T1**、**T2**、**T3**、**T4**表示（**T**代表**State**）。
- 一个总线周期完成一次数据传输，在**T1**期间由**CPU**输出地址，在**T2**、**T3**、**T4**期间传输数据。



四、Intel 8086的引脚功能


2、最小模式和最大模式概念

最小模式：

在系统中只有一个微处理器。

最大模式：

两个或多个微处理器（主处理器、协处理器
8087、8089）




四、Intel 8086的引脚功能

$\overline{MN}/MX$ ，最小/最大方式控制信号输入端。

当此引脚接**+5V**电压（高电平）时，**CPU**工作于最小方式；

若接地（低电平）时，**CPU**工作于最大方式。



四、Intel 8086的引脚功能

3、最小模式下引脚功能

数据
引脚

地址
引脚

选择内
存储器
还是I/O
接口

接地

读

写

电源


...

四、Intel 8086的引脚功能

(1) $AD_{15} \sim AD_0$, 地址/数据 复用引脚

数据总线：双向、三态信号

地址总线：输出、三态信号。




8086CPU的引脚图

四、Intel 8086的引脚功能

(2) $A_{19}/S_6 \sim A_{16}/S_3$ ，地址/状态总线复用，输出，三态

- **T1**：输出**20**位地址信息的高**4**位
- 其它**T**周期：输出状态信息。




8086CPU的引脚图

四、Intel 8086的引脚功能

(3) $\overline{RD}$, 读信号, 输出, 三态

(4) $\overline{WR}$, 写信号, 输出, 三态




8086CPU的引脚图

四、Intel 8086的引脚功能

(5) $\overline{M}/\overline{IO}$ ，存储器/输入输出操作选择控制信号，输出，三态

- 高电平：**CPU**和存储器进行数据传输。
- 低电平：**CPU**和**I/O**设备进行数据传输。



8086CPU的引脚图

填空题 6分

课堂练习4

$\overline{RD}$ 、 $\overline{WR}$ 、 $M/\overline{IO}$ 的配合使用


(1) CPU执行指令**MOV AL,[1000H]**时

$\overline{RD}$ = [填空1] $\overline{WR}$ = [填空2] $M/\overline{IO}$ = [填空3]

(2) CPU执行指令**OUT 20H,AL**时

$\overline{RD}$ = [填空4] $\overline{WR}$ = [填空5] $M/\overline{IO}$ = [填空6]

说明：填H或L



课堂练习4

$\overline{RD}$ 、 $\overline{WR}$ 、 $M/\overline{IO}$ 的配合使用

CPU执行指令MOV AL,[1000H]时

$\overline{RD} = L$ $\overline{WR} = H$ $M/\overline{IO} = H$

CPU执行指令OUT 20H,AL时

$\overline{RD} = H$ $\overline{WR} = L$ $M/\overline{IO} = L$

四、Intel 8086的引脚功能


(6) $\overline{\text{BHE}}/\text{S}_7$ ，高8位数据总线允许/状态复用信号，输出，三态

■ T1:

$\overline{\text{BHE}}/\text{S}_7=0$ ，高8位数据有效。

$\overline{\text{BHE}}/\text{S}_7=1$ ，仅在数据总线 $\text{AD}_7 \sim \text{AD}_0$ 上传送8位数据。

■ 其它T周期：输出状态信号 S_7 ，在8086中没有实际定义。



8086CPU的引脚图

课堂练习5


$\overline{\text{BHE}}$ 的使用

8086CPU执行下列指令时，在T1时 $\overline{\text{BHE}}$ =?

(1) **MOV AL,[1000H]** [填空1]

(2) **MOV AX,[1000H]** [填空2]

说明：填H或L



课堂练习5

$\overline{\text{BHE}}$ 的使用

8086CPU执行下列指令时，在T1时 $\overline{\text{BHE}}$ =?


(1) MOV AL,[1000H] H

(2) MOV AX,[1000H] L

四、Intel 8086的引脚功能

(7) **ALE**, 地址锁存允许信号,
输出

实现地址信息与数据信息的分时复用。




8086CPU的引脚图

四、Intel 8086的引脚功能

(8) $\overline{DT/R}$, 数据发送/接收
控制信号, 三态, 输出

(9) $\overline{DEN}$, 数据允许信号,
输出, 三态

与总线收发器联络




8086CPU的引脚图

四、Intel 8086的引脚功能

(10) **INTR**, 可屏蔽中断请求信号, 输入

(11) **NMI**, 非屏蔽中断请求信号, 输入

(12) **INTA**, 中断响应信号, 输出, 三态




8086CPU的引脚图

四、Intel 8086的引脚功能

(13) READY, 准备就绪, 输入信号

■ 当被访问的部件无法在**8086CPU**规定的时间内完成数据传送时与**CPU**进行联络的信号。




8086CPU的引脚图

四、Intel 8086的引脚功能

(14) $\overline{\text{TEST}}$, 测试输入信号

在 **WAIT**（等待）指令期间，**8086CPU**每隔**5**个时钟周期对 **$\overline{\text{TEST}}$** 引脚进行采样：

- 若 **$\overline{\text{TEST}}$** 为高电平，则**CPU**循环于等待状态。
- 若 **$\overline{\text{TEST}}$** 为低电平，则**CPU**脱离等待状态，继续执行后续指令。




8086CPU的引脚图

四、Intel 8086的引脚功能

(15) RESET, 复位输入信号

复位信号高电平至少应保持**4**个时钟周期，随着**RESET**变为低电平，**CPU**就开始执行再启动过程。**CPU**复位之后，从**FFFF0H**单元开始读取指令字节。




8086CPU的引脚图

四、Intel 8086的引脚功能

(16) **HOLD**, 总线保持请求信号, 输入

(17) **HLDA**, 总线保持响应信号, 输出

其它设备要获得系统总线的控制权与**CPU**的一对联络信号。



8086CPU的引脚图

四、Intel 8086的引脚功能


(18) CLK, 时钟输入端

为微处理器提供基本的定时脉冲


(19) VCC, 电源输入

要求接上正电压 (**+5V ± 10%**)

(20) GND, 地线



8086CPU的引脚图



第二章 微处理器系统结构


2.1 微处理器基本功能及主要性能指标

2.2 Intel 8086微处理器（重难点）

2.3 Intel 8086微处理器的最小/最大模式配置

2.4 Intel 8086微处理器基本时序







一、8086在最小模式下的典型配置

在最小工作模式系统配置中，除了**8086CPU**外，还需要在外围电路中加入：


- **1片8284A**，作为时钟发生器。
- **3片8282(8位锁存器)或74LS373**，作为地址锁存器。
- **2片8286/8287或74LS245**，作为双向总线收发器，以增加数据总线的驱动能力。





最大模式和最小模式之间的主要区别

- 在最大模式下，需要增加一个转换控制信号的电路，用来对**CPU**发出的控制信号进行变换和组合，即**8288**总线控制器。
- **8288**接受**8086CPU**的状态信号 $\overline{S_2}$ 、 $\overline{S_1}$ 和 $\overline{S_0}$ ，经过变换和组合，由**8288**产生并发出对存储器或**I/O**端口的读/写信号，产生和发出对地址锁存器**8282**及总线收发器**8286**的控制信号等。




第二章 微处理器系统结构

2.1 微处理器基本功能及主要性能指标

2.2 Intel 8086微处理器（重难点）

2.3 Intel 8086微处理器的最小/最大模式配置


2.4 Intel 8086微处理器基本时序



2.4 Intel 8086微处理器基本时序

工作时序：微型计算机的工作是在时钟的驱动下进行的，微机的所有操作都是通过时钟节拍一步步给出不同信号来完成，这种时钟作用下的信号过程称为工作时序。


一、总线读周期



T_1 : 地址周期

- **$M/\overline{IO}$**
- **20位或16位**
地址信号
- **ALE**
- **$\overline{BHE}$**
- **$DT/\overline{R}$**


一、总线读周期



T_2 : 数据准备周期

- **$AD_{15} \sim AD_0$**
- **$S_7 \sim S_3$**
- **$\overline{DEN}$**
- **$\overline{RD}$**

一、总线读周期



T_3 : 数据读取周期

■ **READY**


T_w : 等待周期

■ **READY**

T_4 : 结束周期

■ 总线操作结束

二、总线写周期



与总线读周期的不同之处:

- ① **$AD_{15} \sim AD_0$** ② **$\overline{WR}$** ③ **$DT/\overline{R}$**